BEDO steht für Burst-EDO und ist eine leicht verbesserte Form vom EDO-DRAM. Der Hauptunterschied zwischen EDO und BEDO liegt darin, dass der Burstzugriff nicht vom Prozessor organisiert werden muss, sondern vom Chip selbst organisiert wird. Um das zu realisieren, verfügen BEDOs intern über einen 2-Bit-breiten Adressgenerator. Erfolgt nun ein Burst-Zugriff vom Prozessor, so wird lediglich die Adresse des ersten Datenbits übermittelt. Der Adressgenerator des Chips ermittelt die drei nachfolgenden Adressen dann automatisch.

Diese Automatisierung bringt wieder ein Geschwindigkeitsplus, das Zugriffe im Page Mode auf beachtliche 15 ns absenkt.

Der auf diese Weise ermittelte Datendurchsatz scheint natürlich sehr hoch zu sein. Immerhin sind BEDO-DRAMs nach dieser Rechnung mehr als doppelt so schnell wie einfach FPM-DRAMs. Aber wie auch schon bei einfach EDO-DRAMs sind diese Zahlen unrealistisch, auch die Gründe sind gleich. Denn zum vollen Ausreizen der Vorteile von BEDO, wäre eine ausschließliche Nutzung im Fast Page Mode und eine perfekte Abfragenorganisation nötig, was nicht möglich ist.

Ein besserer Lese-Burst als beim 66MHz Bustakt kann nur theoretisch erreicht werden, denn höhere Taktraten sind ohne Stabilitätsverlust nicht möglich. Trotzdem gibt es eine Besonderheit. Und zwar beschleunigt BEDO-DRAM dank seiner internen Adressgenerierung auch Schreibzugriffe im Burst-Mode.

Offensichtlich waren BEDO-RAM eine geniale Entwicklung und trotzdem hielten sie sich nur für einige Monate auf dem Markt und waren selbst in dieser Zeit unbedeutend. Der Grund: BEDO-DRAMs kamen zu spät auf den Markt und wurden praktisch sofort von SDRAM verdrängt. SDRAMs mussten sich zwar auch erst durchsetzen, hatten aber durch ihre besseren Taktraten und wesentlich breitere Herstellerunterstützung leichtes Spiel. Es gab nur einen einzigen Chipsatz, der BEDO-DRAM untertützte, nämlich den 450GX Chipsatz für den Pentium Pro. Die Verwendung war vor allem für Serverapplikationen geplant.

Glossar

• CAS

  CAS steht für Column Address Strobe und dient zur Adressierung von Datenzellen in DRAMs. Die Signallogik funktioniert nach einem Multiplexing-System. Ist das CAS aktiv, bedeutet dies, dass ein Spaltenbit gesendet wird.

• CL oder CAS-Latency

  CL steht für CAS-Latency und gibt die Anzahl der Zyklen an, die zwischen dem Anlegen des CAS-Signals und der Lieferung der Daten verstreichen. Genauere Informationen finden Sie in der Dokumentation der Geschwindigkeitsmesseinheiten.

• Flip Flop

  Flip Flops sind elektronische Schaltkreise, die zwei stabile Zustände annehmen und speichern können. Durch logische UND-Schaltungen werden die Informationen langfristig gespeichert. Weil es keine Kondensatoren gibt, verfallen die Bits nicht, sondern sind innerhalb des Flip Flops isoliert. Die Technik kommt im Speicherbereich bei SRAMs zum Einsatz.

• IC oder Integrated Circuit

  IC steht für Integrated Circuit, also integrierter Schaltkreis. Er ist im logischen Sinne ein Objekt von Halbleiterbauteilen, fasst also mehrere dieser Komponenten, wie z.B. Kondensatoren und Transistoren zusammen. ICs kommen auch außerhalb von Speicher vor, hier jedoch werden damit die Chipschaltkreise bezeichnet.

• Multiplexing

  Multiplexing ist ein Ausdruck, den es auch außerhalb des Segments Speicher gibt. Dabei wird ein Verfahren beschrieben, bei dem Informationen auf nur einer Leitung hintereinander weggeschickt werden. Übertragen auf den Speicher bedeutet das, dass Zeilen- und Spaltenadressen getrennt voneinander geschickt werden. Mit Ausnahme von RDRAMs, setzen alle DRAMs Multiplexing ein. Da Rambus eine getrennt Adresslogik für die Speicherzellen einsetzt, kann bei dieser Technik darauf verzichtet werden. Der Vorteil ist, dass weniger Zeit für die Adressierung verloren geht. Dafür wird aber auch doppelt so viel Platz für die Adressbahnen benötigt.

• Page

  Prinzipiell ist Page nur ein Synonym für die Row, also eine Zeile in der Speicherbank. Der Begriff Page kommt vor allem im Zusammenhang mit den Datenbits vor. Handelt es sich aber um Adressbits, spricht man von der Row. Der Unterschied ist daher nur ein assoziativer. Verwendet wird der Begriff auch in den Namen der Chiptechnologien FPM (Fast Page Mode) und EDO (Extended Data Out, auch Hyper Page Mode genannt).

• Page Size

  Page Size gibt die Länge einer Page an. Da eine Page mit einer Zeile aus einer Tabelle verglichen werden kann, entspricht die Page Size genau der Anzahl an Spalten. Gleichzeitig gibt sie die Bitzahl für eine Page an.

• RAS

  RAS steht für Row Address Strobe und dient zur Adressierung von Datenzellen in DRAMs. Die Signallogik funktioniert nach einem Multiplexing-System. Ist das RAS aktiv, bedeutet dies, dass ein Spaltenbit gesendet wird.

• RAS-Precharge-Time

  RAS-Precharge-Time gibt die Anzahl der Zyklen an, die die Sense Amps dafür benötigen um die CAS-Leitungen vorzuladen. Genauere Informationen finden Sie in der Dokumentation der Geschwindigkeitsmesseinheiten.

• RAS-to-CAS-Delay

  Die RAS-to-CAS-Verzögerung gibt die Anzahl der Zyklen an, die zwischen dem Anlegen des RAS-Signals und der Freigabe für die CAS-Bitadressen verstreichen. Genauere Informationen finden Sie in der Dokumentation der Geschwindigkeitsmesseinheiten.

• Latch

  Der Latch ist ein Flip Flop am I/O-Port des Speichers, das die Daten zur Abholung bereithält. Änderungen am Porteingang des Latches wirken sich unmittelbar auch am Ausgang aus, weshalb er im Zweifelsfall auch als Durchlaufposten agieren kann. Er dient allgemein also als Ablage für selektierte Informationen.

• I/O-Block

  Der I/O-Block ist ein Block am I/O-Port, also an den Kontaktpins, in dem einzelne Bits zu Datenwörtern zusammengesetzt werden. Hier werden neue Daten aufgenommen und andere werden ausgegeben. Bei manchen Speichertechniken muss der I/O-Block deaktiviert sein, d.h. es dürfen keine Daten anliegen, wenn eine neue Anfrage gestellt werden soll.