EDO steht für Extended Data Out und wurde 1995 eingeführt. Die Verbesserte Technik von EDO-DRAMs im Gegensatz zu FPM-DRAM und einfachem DRAM ist das sogenannte Pipelining. Ein Problem bei DRAM und FPM-DRAM besteht nämlich darin, dass der I/O-Block deaktiviert sein muss, damit eine neue Anfrage gesendet werden kann. Das bedeutet, dass der Speicher in der Zeit zwischen Datenlieferung und Deaktivierung des I/O-Blocks ungenutzt bleibt. Erst wenn die positive Flanke des CAS-Signals gesendet wird, schickt der Prozessor wieder eine Anfrage an den Speicher.

EDO-DRAM begegnet diesem Problem, indem ein zusätzlicher Latch am Datenausgang angelegt wird, der als eine Art Cache dient. Mithilfe dieses Latches werden Input- und Outputteil des Chips elektronisch voneinander getrennt und können seperat kommunizieren. Das führt dazu, dass der Chip auch Aufträge annehmen kann, während der Prozessor noch die vorherigen Daten abholt. Diese Auslagerung der Daten in den Output-Latch wird Extended Data Out genannt, woher die Technologie ihren Namen bezieht.

Für Schreibzugriffe weisen EDO-DRAMs die gleiche Zugriffszeit auf, wie einfache DRAMs. Dies ist nur logisch, weil die Optimierungsprozesse sich lediglich auf die Lesetechnik begrenzen. EDO-DRAM sind mit Zugriffszeit von 70 ns, 60 ns und 50 ns erhältlich. In unserer Rechnung bei FPM-DRAMs stellten wir eine Lesebeschleunigung auf 40 ns für einen 60-ns-Chip fest. Bei EDO-DRAMS können wegen des Pipelinings Zugriffszeiten von nur 25 ns bei einem 60-ns-Chip gemessen werden.

Die meisten EDO-Chips verwenden zusätzlich einen L2-Cache, der die Zugriffsgeschwindigkeit noch einmal erhöht. Dadurch sind faktisch Zugriffszeiten von nur 10 ns oder noch weniger möglich geworden. Wegen dieses schnellen Zugriffs auf eine Zeile, wird der Zugriff als Hyper Page Mode (HPM) bezeichnet. EDO-Module können allerdings nur bis zu einem Bustakt von 66MHz stabil betrieben werden. Einige Hersteller von hochwertigen Produkten garantieren auch einen sicheren Betrieb bis zu 75MHz. Ab dieser Grenze ist jedoch ein endgültiges Höchstmaß erreicht. In einem System mit einem Datenbus von 64 Bit, wird eine theoretische Maximalbandbreite von 305,18 MByte pro Sekunde erreicht. Dazu ziehen wir folgende Rechnung heran:

Rein rechnerisch ist der Datendurchsatz bei maximaler Nutzung um mehr als 50% so hoch wie bei FPM-DRAM. Ergebnisse aus der Praxis, die nur Unterschiede von geringen Prozenten ergeben, belegen aber, dass diese Rechnungen realitätsfremd sind. Das ist unter anderem deshalb der Fall, weil nicht alle Daten zusammenhängen und überhaupt vom FPM/HPM Gebrauch machen können.

Weil sich die Technik beim Einleiten des Lesevorgangs bei EDO nicht von FPM unterscheidet, nimmt diese Phase bei einem Burst-Zugriff ebenfalls 75 ns in Anspruch. Für die drei Folgezyklen ergibt sich jedoch ein optimierter Wert von zwei, der sich aus dem auf eine Ganzzahl aufgerundeten Quotienten von 25 und 15 ergibt. Dieser Wert gilt bei dem standardmäßigen Bustakt von 66MHz. Weil aber auch hier der Betrieb theoretisch möglich ist, führen wir die Burst-Zeiten bis zu 133MHz auf.

Glossar

• CAS

  CAS steht für Column Address Strobe und dient zur Adressierung von Datenzellen in DRAMs. Die Signallogik funktioniert nach einem Multiplexing-System. Ist das CAS aktiv, bedeutet dies, dass ein Spaltenbit gesendet wird.

• CL oder CAS-Latency

  CL steht für CAS-Latency und gibt die Anzahl der Zyklen an, die zwischen dem Anlegen des CAS-Signals und der Lieferung der Daten verstreichen. Genauere Informationen finden Sie in der Dokumentation der Geschwindigkeitsmesseinheiten.

• Flip Flop

  Flip Flops sind elektronische Schaltkreise, die zwei stabile Zustände annehmen und speichern können. Durch logische UND-Schaltungen werden die Informationen langfristig gespeichert. Weil es keine Kondensatoren gibt, verfallen die Bits nicht, sondern sind innerhalb des Flip Flops isoliert. Die Technik kommt im Speicherbereich bei SRAMs zum Einsatz.

• IC oder Integrated Circuit

  IC steht für Integrated Circuit, also integrierter Schaltkreis. Er ist im logischen Sinne ein Objekt von Halbleiterbauteilen, fasst also mehrere dieser Komponenten, wie z.B. Kondensatoren und Transistoren zusammen. ICs kommen auch außerhalb von Speicher vor, hier jedoch werden damit die Chipschaltkreise bezeichnet.

• Multiplexing

  Multiplexing ist ein Ausdruck, den es auch außerhalb des Segments Speicher gibt. Dabei wird ein Verfahren beschrieben, bei dem Informationen auf nur einer Leitung hintereinander weggeschickt werden. Übertragen auf den Speicher bedeutet das, dass Zeilen- und Spaltenadressen getrennt voneinander geschickt werden. Mit Ausnahme von RDRAMs, setzen alle DRAMs Multiplexing ein. Da Rambus eine getrennt Adresslogik für die Speicherzellen einsetzt, kann bei dieser Technik darauf verzichtet werden. Der Vorteil ist, dass weniger Zeit für die Adressierung verloren geht. Dafür wird aber auch doppelt so viel Platz für die Adressbahnen benötigt.

• Page

  Prinzipiell ist Page nur ein Synonym für die Row, also eine Zeile in der Speicherbank. Der Begriff Page kommt vor allem im Zusammenhang mit den Datenbits vor. Handelt es sich aber um Adressbits, spricht man von der Row. Der Unterschied ist daher nur ein assoziativer. Verwendet wird der Begriff auch in den Namen der Chiptechnologien FPM (Fast Page Mode) und EDO (Extended Data Out, auch Hyper Page Mode genannt).

• Page Size

  Page Size gibt die Länge einer Page an. Da eine Page mit einer Zeile aus einer Tabelle verglichen werden kann, entspricht die Page Size genau der Anzahl an Spalten. Gleichzeitig gibt sie die Bitzahl für eine Page an.

• RAS

  RAS steht für Row Address Strobe und dient zur Adressierung von Datenzellen in DRAMs. Die Signallogik funktioniert nach einem Multiplexing-System. Ist das RAS aktiv, bedeutet dies, dass ein Spaltenbit gesendet wird.

• RAS-Precharge-Time

  RAS-Precharge-Time gibt die Anzahl der Zyklen an, die die Sense Amps dafür benötigen um die CAS-Leitungen vorzuladen. Genauere Informationen finden Sie in der Dokumentation der Geschwindigkeitsmesseinheiten.

• RAS-to-CAS-Delay

  Die RAS-to-CAS-Verzögerung gibt die Anzahl der Zyklen an, die zwischen dem Anlegen des RAS-Signals und der Freigabe für die CAS-Bitadressen verstreichen. Genauere Informationen finden Sie in der Dokumentation der Geschwindigkeitsmesseinheiten.

• Latch

  Der Latch ist ein Flip Flop am I/O-Port des Speichers, das die Daten zur Abholung bereithält. Änderungen am Porteingang des Latches wirken sich unmittelbar auch am Ausgang aus, weshalb er im Zweifelsfall auch als Durchlaufposten agieren kann. Er dient allgemein also als Ablage für selektierte Informationen.

• I/O-Block

  Der I/O-Block ist ein Block am I/O-Port, also an den Kontaktpins, in dem einzelne Bits zu Datenwörtern zusammengesetzt werden. Hier werden neue Daten aufgenommen und andere werden ausgegeben. Bei manchen Speichertechniken muss der I/O-Block deaktiviert sein, d.h. es dürfen keine Daten anliegen, wenn eine neue Anfrage gestellt werden soll.