SDR steht für Single Data Rate und ist die allererste Version, die es von SDRAM gab. Sie kam 1997 mit der Unterstützung für 66MHz Bustaktsysteme, 1998 für 100MHz Bustakt und 1999 für 133Mhz Bustakt auf den Markt. Wie auch die Vorgänger FPM und EDO untertützt auch SDR-SDRAM Pipelining und Bursting, darüber hinaus aber auch Interleaving zur Geschwindigkeitsoptimierung. Einige Hersteller bieten auch Module mit 150MHz und 166MHz an, was aber lediglich übertaktete 133MHz-Module sind. Die JEDEC hat festgelegt, dass die SDR-SDRAM-Module nur bis 133MHz spezifiziert werden.

Ein SDR-SDRAM-Baustein besteht intern aus zwei Speicherbänken, die elektronisch voneinander getrennt sind. Die zusätzliche Bank kann dazu genutzt werden, um die RAS-Precharge-Time zu minimieren, oder sogar zu verbergen. Bei der SDRAM-eigenen Befehlsübermittlung durch den Prozessor, können Kompetenzen jetzt vom Prozessor auf den Speicher übertragen werden, was eine weitere Geschwindigkeitsoptimierung zur Folge hat. So ist es dem Prozessor beispielsweise möglich, wie bei den BEDO-DRAMs, eine Burst-Abfrage einzuleiten, die vom Befehlsregister des Speichers organisiert wird. Dabei wird gleichzeitig aus beiden Speicherbänken ausgelesen, was es dem Prozessor wiederum ermöglicht, bei jedem Takt Daten abzuholen.

Wie viel schneller ein SDR-SDRAM-Modul im Gegensatz zu einem FPM-DRAM- oder EDO-DRAM-Modul ist, hängt neben der Speichereinstellung auch noch wesentlich von der CAS-Latency ab. Intel hat in einer SDRAM-Spezifikation folgendes Format definiert: PCx-abc-de0. Dabei sind folgende Parameter zu berücksichtigen:

• x = FSB-Takt des Prozessors
• a = CAS-Latency
• b = RAS to CAS-Latency
• c = RAS-Precharge-Time
• d = AC output valid from clock
• e = SPD-EEPROM-Version (1.e)
• 0 ist reserviert und hat keine Bedeutung

Gängig sind aber auch Schreibweisen wie PCx-a-b-c, PCx-abc oder die am häufigsten anzutreffende Spezifikation PCx CLa. Bei qualitativ hochwertigen Produkten kann man davon ausgehen, dass dann alle drei Werte identisch sind, aber leider nicht immer. Die CAS-Latency hat mit dem unterstützten Bustakt nichts zu tun, weshalb es durchaus PC66 Module für CL2 und CL3 gibt. Wir wollen zum Vergleich eine Datendurchsatzrechnung für PC66 und PC133 Module DualBank und CL 2 durchführen, die auch den Kontrast zu FPM-DRAM und EDO-DRAM verdeutlichen.

Wie Sie sehen, sind die Zugriffszeiten für SDRAM wesentlich schneller als für FPM- und EDO-DRAM. Natürlich sind dies Maximalwerte, die in der Praxis niemals erreicht werden. Da wir jedoch alle Chiptechnologien an ihren Grenzwerten messen, ist ein Vergleich der Module möglich. Testergebnisse belegen zudem, dass selbst die schwächsten 66MHz SDRAMs Geschwindigkeitsvorteile gegenüber EDO- oder FPM-DRAM aufweisen. Das kommt unter anderem daher, dass in den Berechnungen für SDRAMs keine Burst-Zugriffe berechnet werden. Richtig entfalten kann sich das Potential von SDRAM aber erst ab 100MHz und mehr, an das kein marktrelevantes FPM- oder EDO-DRAM-Modul heranreichen kann.

Weil der Prozessor das Zentrum und das Herz des Computers darstellt, muss der Speicher für eine Integration angepasst werden, nicht umgekehrt. Bei SDR-SDRAMs besteht eine Abwärtskompatibilität, die es höher getakteten Modulen gestattet, sich an den langsameren Systembus anzupassen. Andersherum können langsame Module nicht mit dem Prozessor mithalten, weil der Prozessor sich nicht an den Speicher anpasst. Allerdings gibt es auch Systeme, die einen solchen Betrieb aufrechterhalten können. Durch das SPD-EEPROM, kann das BIOS das Modul optimal in den Systemablauf einbinden und selbst Module, die nicht für das System geeignet sind, eingliedern. Informationen zur Anpassung, etwa Synchronisationszeiten, Refreshzeiten, Refreshmethode, Burstlängen und andere Eigenschaften liegen im Mode-Register des SPD-EEPROMS. Der größte Vorteil dabei ist, dass diese Anpassung vollautomatisch geschieht, denn ein gewöhnlicher Benutzer könnte die notwendigen Einstellungen gar nicht vornehmen.

So ein vollautomatischer Prozess sieht zwar auf den ersten Blick ganz nett aus, hat aber auch Schattenseiten. Wir sprachen vorher an, dass es bei Burstzugriffen sogar möglich ist, Daten bei jedem Takt abzuholen. Um derartige Geschwindigkeitsvorteile nutzen zu können, muss das Modul aber auch optimal konfiguriert sein. Dabei erscheint es nur logisch, dass aufgrund der Vielzahl von Parametern, in den meisten Fällen die optimale Leistung der Module nicht erreicht wird. Tatsächlich ist die Konfiguration eine häufige Ursache für Performanceverlust und wird allgemein unterschätzt oder überhaupt nicht beachtet. Der Benutzer kann diese Einstellungen im Normalfall auch nicht beeinflussen, weil er nicht über den nötigen Schreibzugriff auf das EEPROM verfügt, oder die Einstellungen im BIOS nicht modifizieren kann. Ein Benutzer, der weiß, wie sein Speicher optimal konfiguriert sein muss, ist aber ohnehin eine Ausnahmeerscheinung.

Häufig wird der Anwender aber auch Opfer der Kompatibilität oder mangelhaft spezifizierten Modulen. Durch das lückenlose Einbinden des Speichers in das System, merkt der Benutzer nämlich oftmals gar nicht, dass das Modul nicht für sein System geeignet ist. Möglicherweise ist ein minderwertiges Modul eingebaut, dessen Leistung augenscheinlich besser spezifiziert ist, als die, die es tatsächlich bringt. Falls Sie sich nicht sicher sind, ob das Modul für Ihr System geeignet ist, können Sie es in renomierten Fachbetrieben prüfen lassen. Ein Rückgaberecht besteht meistens jedoch nicht, weil die technischen Angaben in aller Regel zwar nicht vollständig, zumindest aber die vorhandenen Angaben korrekt sind. Um unangenehmen Überraschnungen vorzubeugen ist es daher ratsam, sich vor dem Kauf hinreichend zu informieren, welches Modul für das eigene System geeignet ist.

Glossar

• CAS

  CAS steht für Column Address Strobe und dient zur Adressierung von Datenzellen in DRAMs. Die Signallogik funktioniert nach einem Multiplexing-System. Ist das CAS aktiv, bedeutet dies, dass ein Spaltenbit gesendet wird.

• CL oder CAS-Latency

  CL steht für CAS-Latency und gibt die Anzahl der Zyklen an, die zwischen dem Anlegen des CAS-Signals und der Lieferung der Daten verstreichen. Genauere Informationen finden Sie in der Dokumentation der Geschwindigkeitsmesseinheiten.

• Flip Flop

  Flip Flops sind elektronische Schaltkreise, die zwei stabile Zustände annehmen und speichern können. Durch logische UND-Schaltungen werden die Informationen langfristig gespeichert. Weil es keine Kondensatoren gibt, verfallen die Bits nicht, sondern sind innerhalb des Flip Flops isoliert. Die Technik kommt im Speicherbereich bei SRAMs zum Einsatz.

• IC oder Integrated Circuit

  IC steht für Integrated Circuit, also integrierter Schaltkreis. Er ist im logischen Sinne ein Objekt von Halbleiterbauteilen, fasst also mehrere dieser Komponenten, wie z.B. Kondensatoren und Transistoren zusammen. ICs kommen auch außerhalb von Speicher vor, hier jedoch werden damit die Chipschaltkreise bezeichnet.

• Multiplexing

  Multiplexing ist ein Ausdruck, den es auch außerhalb des Segments Speicher gibt. Dabei wird ein Verfahren beschrieben, bei dem Informationen auf nur einer Leitung hintereinander weggeschickt werden. Übertragen auf den Speicher bedeutet das, dass Zeilen- und Spaltenadressen getrennt voneinander geschickt werden. Mit Ausnahme von RDRAMs, setzen alle DRAMs Multiplexing ein. Da Rambus eine getrennt Adresslogik für die Speicherzellen einsetzt, kann bei dieser Technik darauf verzichtet werden. Der Vorteil ist, dass weniger Zeit für die Adressierung verloren geht. Dafür wird aber auch doppelt so viel Platz für die Adressbahnen benötigt.

• Page

  Prinzipiell ist Page nur ein Synonym für die Row, also eine Zeile in der Speicherbank. Der Begriff Page kommt vor allem im Zusammenhang mit den Datenbits vor. Handelt es sich aber um Adressbits, spricht man von der Row. Der Unterschied ist daher nur ein assoziativer. Verwendet wird der Begriff auch in den Namen der Chiptechnologien FPM (Fast Page Mode) und EDO (Extended Data Out, auch Hyper Page Mode genannt).

• Page Size

  Page Size gibt die Länge einer Page an. Da eine Page mit einer Zeile aus einer Tabelle verglichen werden kann, entspricht die Page Size genau der Anzahl an Spalten. Gleichzeitig gibt sie die Bitzahl für eine Page an.

• RAS

  RAS steht für Row Address Strobe und dient zur Adressierung von Datenzellen in DRAMs. Die Signallogik funktioniert nach einem Multiplexing-System. Ist das RAS aktiv, bedeutet dies, dass ein Spaltenbit gesendet wird.

• RAS-Precharge-Time

  RAS-Precharge-Time gibt die Anzahl der Zyklen an, die die Sense Amps dafür benötigen um die CAS-Leitungen vorzuladen. Genauere Informationen finden Sie in der Dokumentation der Geschwindigkeitsmesseinheiten.

• RAS-to-CAS-Delay

  Die RAS-to-CAS-Verzögerung gibt die Anzahl der Zyklen an, die zwischen dem Anlegen des RAS-Signals und der Freigabe für die CAS-Bitadressen verstreichen. Genauere Informationen finden Sie in der Dokumentation der Geschwindigkeitsmesseinheiten.

• Latch

  Der Latch ist ein Flip Flop am I/O-Port des Speichers, das die Daten zur Abholung bereithält. Änderungen am Porteingang des Latches wirken sich unmittelbar auch am Ausgang aus, weshalb er im Zweifelsfall auch als Durchlaufposten agieren kann. Er dient allgemein also als Ablage für selektierte Informationen.

• I/O-Block

  Der I/O-Block ist ein Block am I/O-Port, also an den Kontaktpins, in dem einzelne Bits zu Datenwörtern zusammengesetzt werden. Hier werden neue Daten aufgenommen und andere werden ausgegeben. Bei manchen Speichertechniken muss der I/O-Block deaktiviert sein, d.h. es dürfen keine Daten anliegen, wenn eine neue Anfrage gestellt werden soll.